Université Ibn Zohr
Faculté des Sciences d'Agadir
Département de Physique


Année 2025-2026
Filières :ES5
Pr. N. MAOUHOUB

Electronique Numérique 2

Série N°4 : Introduction au langage VHDL

Exercice 1


On considère le circuit logique ci-dessous :



1- Donner une description VHDL de ce circuit en se basant seulement sur des équations logiques.
2- Décrire l'architecture VHDL de ce circuit en utilisant des équations logiques et des signaux internes.

Exercice 2


On considère l'additionneur complet de la figure suivante :



1- Donner une description VHDL de ce circuit en se basant sur sa table de vérité et en utilisant l'instruction concurrente **when … else** avec des vecteurs std_logic en entrée et en sortie.
2- Même question avec l'instruction concurrente **with … select** (pour les autres états non définis dans la table de vérité, S et Cout sont mises à 0).

Exercice 3

On considère le décodeur BCD sept segments suivant :



1- Donner une description VHDL de ce circuit en se basant sur sa table de vérité et en utilisant l'instruction concurrente **with … select** avec des vecteurs std_logic en entrée et en sortie (pour les autres états, tous les segments sont éteints).
2- Donner l'architecture VHDL avec l'instruction concurrente **when … else**

Exercice 4

On considère la description VHDL suivante :

```
Library ieee;
Use ieee.std_logic_1164.all;
Entity circuit is
   Port (
      X0, X1 : in std_logic;
      Y0, Y1, Y2, Y3 : out std_logic
   );
end circuit;
Architecture description of circuit  is
begin
   Y0 <= '1' when (X0 = '0' and X1 = '0') else '0';
   Y1 <= '1' when (X0= '1' and X1 = '0') else '0';
   Y2 <= '1' when (X0 = '0' and X1 = '1') else '0';
   Y3 <= '1' when (X0 = '1' and X1 = '1') else '0';
end description;
```

1- Donner la table de vérité de ce circuit. Quel est le circuit logique combinatoire réalisé ?

2- Modifier la description VHDL de ce circuit en utilisant l'instruction concurrente **with...select** (utiliser une concaténation des signaux d'entrée).

3- Donner les descriptions VHDL de ce circuit en utilisant l'instruction concurrente **when...else** et **with...select** avec des vecteurs std_logic en entrée et en sortie.

4- On ajoute à ce circuit une entrée d'activation E. Si E = 0 toutes les sorties sont mises à 0 si non le circuit revient à son fonctionnement normal.

4-1 Modifier la première description VHDL de ce circuit en prenant en considération l'entrée d'activation.


4-2 Modifier la description VHDL de ce circuit de la **question 3** en prenant en considération l'entrée d'activation.

4-3 Donner une description comportementale de ce circuit en utilisant l'instruction **case...when**

4-4 Donner une description comportementale de ce circuit en utilisant l'instruction **if..then..elsif**

Exercice 5

On considère l'additionneur à quatre bits ci-dessous. Ce circuit est composé de quatre additionneur complet à un bit.



Donner une description VHDL structurelle de cet additionneur à quatre bits.

Exercice 6

Donner la description VHDL des circuits séquentiels suivants :

1- Bascule D active sur front descendant avec deux entrées de forçage asynchrones actives sur niveau bas.

2- Bascule JK active sur front montant avec deux entrées de forçage asynchrones actives sur niveau bas. (Utiliser les instructions **if...elseif** et **case** et pour les autres états std_logic non utilisés, la bascule mémorise l'état précédent)

3- Compteur modulo 8 synchronisé sur front montant sans remise à 0.

4- Compteur modulo 10 synchronisé sur front montant avec remise à 0 asynchrone.